1. 静态RAM与动态RAM有何区别？ 答：（1）静态RAM内存储的信息只要电源存在就能一直保持，而动态RAM的信息需要定时刷新才能保持
（2）静态RAM的集成度比较低，运行速度快，而动态RAM的集成度高，运行相对较慢
（3）静态RAM造价成本高，动态RAM价格便宜
2. ROM、PROM、EPROM、EEPROM在功能上各有何特点？ 答：ROM是只读存储器，根据写入方式的不同可以分为四类：掩膜型ROM、PROM、EPROM和EEPROM。
掩膜型ROM中信息是厂家根据用户给定的程序或数据，对芯片图形掩膜进行两次光刻而写入的，用户对这类芯片无法进行任何修改。PROM出厂时，里面没有信息，用户采用一些设备可以将内容写入PROM，一旦写入，就不能再改变了，即只允许编程一次。 EPROM可编程固化程序，且在程序固化后可通过紫外光照擦除，以便重新固化新数据。 EEPROM可编程固化程序，并可利用电压来擦除芯片内容，以重新编程固化新数据。 3. DRAM的CAS和RAS输入的用途是什么？
答：CAS为列地址选通信号，用于指示地址总线上的有效数据为列地址；RAS为行地址选通信号，用于指示地址总线上的有效数据为列地址。
4. 什么是Cache？作用是什么？它处在微处理机中的什么位置？
答：Cache也称为高速缓存，是介于主存和CPU之间的高速小容量存储器。
为了减少CPU与内存之间的速度差异，提高系统性能，在慢速的DRAM和快速CPU之间插入一速度较快、容量较小的SRAM，起到缓冲作用，使CPU既可以以较快速度存取SRAM中的数据，又不使系统成本上升过高，这就是Cache的作用。
Cache在微处理机中的位置如下图：
5. 直接映像Cache和成组相联Cache的组成结构有什么不同？
答：直接映象 Cache 是将主存储器中每一页大小分成和 Cache 存储器大小一致，Cache中每一块分配一个索引字段以确定字段，这样可以通过一次地址比较即可确定是否命中，但如果频繁访问不同页号主存储器时需要做频繁的转换，降低系统性能；
成组相联Cache 内部有多组直接映象的 Cache，组间采用全关联结构，并行地起着高速缓存的作用。访问时需要进行两次比较才能确定是否命中。
6. 为什么要保持Cache内容与主存储器内容的一致性？为了保持Cache与主存储器内容的一致性应采取什么方法？
答：由于Cache的内容只是主存部分内容的拷贝，故应当与主存内容保持一致。数据不一致问题通常是由于更新了Cache的数据而没有更新与其关联的存储器的数据，或更新了存储器数据却没有更新Cache的内容所引起的。
为了保持Cache与主存储器内容的一致性，有两种写入策略： （1）通写法
在此方法中，当CPU写入数据到Cache中后，Cache就立即将其写入主存中，使主存始终保持Cache中的最新内容。此方法简单，更新内容不会丢失，但每次对Cache的修改同时要写入主存储器，总线操作频繁，影响系统性能。 （2）回写法
此方法中，Cache的作用好像缓冲区一样，当CPU写入数据到Cache中后，Cache并不立即将其回写到主存中，而是等到系统总线空闲时，才将Cache中的内容回写到主存中，此方法使得CPU可以持续运行而不必等待主存的更新，性能比通写法要提高很多，但其Cache控制器复杂，价格高。
7. 用1024×1位的RAM芯片组成16K×8位的存储器，需要多少芯片？在地址线中有多少位参与片内寻址？多少位组合成片选择信号？（设地址总线为16位）
答：由于所用的芯片为1024×1位，构成1024×8位（即1K×8位）的存储器需要8片，因此组成16K×8位的存储器需要16×8＝128片。 片内有1024个单元，需要10根地址线。
16组（每组8片）存储器需要16根片选信号，至少需要4根地址线经译码器输出。 8. 现有一存储体芯片容量为512×4位，若要用它组成4KB的存储器，需要多少这样的芯片？每块芯片需要多少寻址线？整个存储系统最少需要多少寻址线？ 答：4K×8 / 512×4=16片
每块芯片内有512个单元，故需要9根地址线 整个存储系统最少需要12根地址线
9. 利用1024×8位的RAM芯片组成4K×8位的存储器系统，试用A15～A12地址线用线性选择法产生片选信号，存储器的地址分配有什么问题，并指明各芯片的地址分配。
答：组成4K×8的存储器，那么需要4片这样的芯片：将A15取反后分配芯片1的CS；将A14取反后分配给芯片2的CS；将A13取反后分配芯片3的CS；将A12取反后分配给芯片4的CS。
芯片1的地址范围8000H~83FFH、8400H~87FFH、8800H~8BFFH、8C00H~8FFFH 芯片2的地址范围4000H~43FFH、4400H~47FFH、4800H~4BFFH、4C00H~4FFFH 芯片3的地址范围2000H~23FFH、2400H~27FFH、2800H~2BFFH、2C00H~2FFFH 芯片4的地址范围1000H~13FFH、1400H~17FFH、1800H~1BFFH、1C00H~1FFFH 这样会造成地址的重叠。
10. 当从存储器偶地址单元读一个字节数据时，写出存储器的控制信号和它们的有效逻辑电平信号。（8086工作在最小模式） 答：8086发出20位地址信息和BHE=1，通过地址锁存信号锁存至8282，然后发出M/IO=1和RD=0等控制信号，20位地址信号和BHE=1送给存储器，经过译码，选中偶地址单元一字节，将其数据读出，送至数据总线，经过由DEN=0和DT/R=0控制的数据收发器8286传送至CPU。
11. 当要将一个字写入到存储器奇地址开始的单元中去，列出存储器的控制信号和它们的有效逻辑电平信号。（8086工作在最小模式）
答：此时要启动2个写总线周期，第一个写周期将字的低8位写入存储器奇地址单元，第二个写周期将字的高8位写入存储器奇地址单元下一个单元。
第一个写周期中，BHE=0，第二个写周期中，BHE=1。
其余信号M/IO=1，WR=0，DEN=0，DT/R=1
12. 设计一个64K×8存储器系统，采用74LS138和EPROM2764器件，使其寻址存储器的地址范围为40000H～4FFFFH。
答：因为EPROM2764是8K×8的ROM，所以要构成64K×8的存储器系统，需要8片EPROM2764。其中CPU的A12~A0直接与8片EPROM的A12~A0相连（没有考虑驱动能力问题），A15、A14和A13与138的A、B、C三个端口相连，其他地址线（A19～A16）和M/IO组合连到G1、G2A和G2B上，确保A19=0、A18=1、A17=0和A16＝0即可。 13. 用8K×8位的EPROM2764、8K×8位的RAM6264和译码器74LS138构成一个16K字ROM、16K字RAM的存储器子系统。8086工作在最小模式，系统带有地址锁存器8282，数据收发器8286。画出存储器系统与CPU的连接图，写出各块芯片的地址分配。 答：
D15~D8158D7~D07~D0A13~A1131M/IOA1919G11A1818A1717A1616A1515A1414G2A2AG2B2BCBAA00Y00Y11Y22Y33RDA12~A0120OECE# 1# 2764D15~D8158D~D0D770A~A1A13131RDA~A0A1212~A0OEOECE# 2# 2764 CEBHED15~D8158D7~D07~D0CED15~D8158D~D0D770A~A1A13131WRA~A0A1212~A0# 4# WE6264A13~A1131WRY22A00BHEBHEA12~A0120WEWECE11CE22# 3# 6264CE22Y33AA00CE11CECE22CE22 C B A
A19 A18 A17 A16 A15 A14 A13~A0
1 0 0 0 0 0 Y0有效80000~83FFFH 1 0 0 0 0 1 Y1有效84000~87FFFH 1 0 0 0 1 0 Y2有效88000~8BFFFH 1 0 0 0 1 1 Y3有效8C000~8FFFFH 14. 上题中若从74LS138的Y2开始选择ROM和RAM芯片，写出各块芯片的地址分配。 答：
C B A
A19 A18 A17 A16 A15 A14 A13~A0
1 0 0 0 1 0 Y2有效88000~8BFFFH 1 0 0 0 1 1 Y3有效8C000~8FFFFH 1 0 0 1 0 0 Y4有效90000~93FFFH 1 0 0 1 0 1 Y5有效94000~97FFFH
因篇幅问题不能全部显示，请点此查看更多更全内容