一、选择题
1.
完整的计算机应包括（d ）。 A. 运算器、存储器、控制器 C. 主机和实用程序 2.
A. 多指令流单数据流 C. 堆栈操作 3.
B. 外部设备和主机
D. 配套的硬件设备和软件系统
冯·诺依曼机工作的基本方式的特点是（ ）。
B. 按地址访问并顺序执行指令 D. 存贮器按内容选择地址
在定点二进制运算器中，减法运算一般通过（ ）来实现。 A. 原码运算的二进制减法器 C. 原码运算的十进制加法器
B. 补码运算的二进制减法器 D. 补码运算的二进制加法器
4. 运算器虽有许多部件组成，但核心部件是（ ）。 A. 数据总线 B. 算术逻辑运算单元 C. 多路开关 D. 累加寄存器
5. 定点计算机用来进行（ ）。 A. 十进制数加法运算 C. 浮点数运算
B. 定点数运算
D. 既进行定点数运算也进行浮点数运算
6. 在定点运算器中，无论采用双符号位还是单符号位，必须有哪种电路，它一般用什么器件来实现？（ ） A. 译码电路 与非门 B. 编码电路 或非门 C. 溢出判断电路 异或门
D. 移位电路 与或非门
7. 下面关于浮点运算器的描述中（ ）是正确的。
① 浮点运算器可用两个松散连接的定点运算部件——阶码部件和尾数部件。② 阶码部件可实现加、减、乘、除四种运算。③ 阶码部件只进行阶码相加、相减和比较操作。④ 尾数部件只进行乘法和除法运算。 A. ①② B. ①③ C. ①④ D. ③④
8. 9.
主存储器是计算机系统的记忆设备，它主要用来（ ）。
A. 存放数据 B. 存放程序 C. 存放数据和程序 D. 存放微程序 存储单元是指（ ）。
A. 存放一个二进制信息位的存贮元 B. 存放一个机器字的所有存贮元集合 C. 存放一个字节的所有存贮元集合 D. 存放两个字节的所有存贮元集合
10. 双端口存储器在（ ）情况下会发生读/写冲突。
A. 左端口与右端口的地址码不同 C. 左端口与右端口的数据码不同 A. 地址方式
B. 左端口与右端口的地址码相同 D. 左端口与右端口的数据码相同
11. 相联存贮器是按（ ）进行寻址的存贮器。
B. 堆栈方式
D. 地址方式与堆栈方式
B. 主存与辅存速度不匹配
C. 内容指定方式
12. 在多级存储体系中，“cache—主存”结构的作用是解决（ ）的问题。
A. 主存容量不足
C. 辅存与CPU速度不匹配 D. 主存与CPU速度不匹配 13. 主存贮器和CPU之间增加cache的目的是（ ）。
A. 解决CPU和主存之间的速度匹配问题
B. 扩大主存贮器容量
第 1 页 共 7 页
C. 扩大CPU中通用寄存器的数量 命中率是（ ）。
A. 93.75% B. 80%
C. 75% D. 45%
15. 已知cache 命中率 h=0.98，主存比cache 慢4倍，主存存取周期为200ns，cache/主存系统的效率是（ ）。
A. 0.94 B. 0.75 C. 0.8 D. 0.98
16. 某DRAM芯片，其存储容量为512×8位，该芯片的地址线和数据线的数目是（ ）。
A. 8，512 B. 512，8 C. 18，8 D. 19，8
17. 交叉存贮器实质上是一种______存贮器，它能_____执行______独立的读写操作。（ ）
A. 模块式，并行，多个 B. 模块式，串行，多个 C. 整体式，并行，一个 D. 整体式，串行，多个 18. 指令系统采用不同寻址方式的目的是（ ）。
A. 实现存贮程序和程序控制 C. 可直接访问外存
B. 缩短指令长度，扩大寻址空间，提高编程灵活性 D. 提供扩展操作码的可能并降低指令译码的难度
D. 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量
14. 已知cache存储周期为40ns，主存存取周期为200ns。cache/主存系统平均访问时间为50ns， cache的
19. 以下四种类型指令中，执行时间最长的是______。（ ）
A. RR型指令 B. RS型指令 C. SS型指令 D. 程序控制指令 20. 指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现（ ）。
A. 堆栈寻址 B. 程序的条件转移
C. 程序的无条件转移 D. 程序的条件转移或无条件转移
21. 堆栈寻址方式中，设A为通用寄存器，SP为堆栈指示器，MSP为SP指示器的栈顶单元，如果操作的动
作是：（A） →MSP ，（SP）- 1 →SP ，那么出栈的动作应是（ ）。 A. （MSP）→A，（SP） + 1→SP C. （SP）- 1→SP，（MSP）→A 22. 当代CPU包括（ ）。
A. 控制器
B. 控制器、运算器、cache D. 控制器、ALU和主存
B. 从主存取出一条指令
D. 从主存取出指令，完成指令操作码译码，并产生有关的操作控制信
C. 运算器和主存 A. 产生时序信号 C. 完成指令操作的译码 号，以解释执行该指令
24. 为确定下一条微指令的地址，通常采用多路转移方式，其基本思想是（ ）。
A. 用程序计数器PC来产生后继微指令地址
B. 用微程序计数器μPC来产生后继微指令地址
C. 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址 D. 通过指令中指定一个专门字段来控制产生后继微指令地址
25. 由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用（ ）来
规定。
A. 主存中读取一个指令字的最短时间 C. 主存中写入一个数据字的平均时间 A. 每一条机器指令由一条微指令来执行
B. 每一条机器指令由一段微指令编写的微程序来解释执行 C. 每一条机器指令组成的程序可由一条微指令来执行
第 2 页 共 7 页
B. 主存中读取一个数据字的最长时间 D. 主存中读取一个数据字的平均时间
B. （SP）+ 1→SP，（MSP）→A D. （MSP）→A，（SP） - 1→SP
23. 操作控制器的功能是（ ）。
26. 微程序控制器中，机器指令与微指令的关系是（ ）。
D. 一条微指令由若干条机器指令组成 27. 同步控制是（ ）。
A. 只适用于CPU控制的方式 C. 由统一时序信号控制的方式
B. 只适用于外围设备控制的方式 D. 所有指令执行时间都相同的方式
28. 异步控制常用于（ ）作为其主要控制方式。
A. 在单总线结构计算机中访问主存与外围设备时作为其主要控制方式 B. 微型机的CPU中
C. 硬布线控制器中
D. 微程序控制器中
29. 某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时
钟频率为70MHZ ，总线带宽是（ ）
A. 132MB/s B. 560 MB/s C. 70 MB/s D. 264 MB/s 30. 描述 PCI总线中基本概念正确的句子是（ ）。
A. PCI总线是一个与处理器无关的高速外围总线 C. PCI设备一定是主设备
B. PCI总线的基本传输机制是猝发式传送
D. 系统中只允许有一条PCI总线
31. 在微型机系统中，外围设备通过（ ）与主板的系统总线相连接。
A. 适配器 B. 设备控制器 C. 计数器 D. 寄存器
32. CRT的分辨率为1024*1024像素，像素的颜色数为256，则刷新存储器的容量为（ ）。
A. 512KB B. 1MB C. 256KB D. 2MB 33. 下述I/O控制方式中，（ ）主要由程序实现。
A. PPU方式 B. 中断方式 34. 中断向量地址是（ ）。
A. 子程序入口地址
B. 中断服务例行程序入口地址
C. 中断服务例行程序入口地址的指示器 D. 中断返回地址
35. 采用DMA方式传送数据时，每传送一个数据就要用一个（ ）时间。
A.指令周期 B.机器周期 C.存储周期 D.总线周期 36. 周期挪用方式常用于（ ）方式的输入/输出中 。
A. DMA B. 中断 C. 程序传送
D. 通道
C. DMA方式 D. 通道方式
二、填空题
1. 2. 3.
存储＿＿程序＿＿＿并按＿＿地址＿＿＿顺序执行，这是冯·诺依曼型计算机的工作原理。 一个定点数由＿＿＿＿＿和＿＿＿＿＿两部分组成。
按 IEEE754标准，一个浮点数由＿＿符号位S＿＿＿、阶码E、＿＿尾数M＿＿＿三个域组成。其中阶码E的值等于指数的真值ｅ加上一个固定偏移值。用移码表示法表示浮点数的阶码E，有利于比较两个＿＿＿指＿＿数的大小和＿对阶＿＿＿＿操作。 4. 5. 6. 7. 8. 9.
存储器的技术指标有＿＿＿＿＿、＿＿＿＿＿、＿＿＿＿＿和＿＿＿＿＿。
为了满足实际存储器的＿＿＿＿＿要求，需要对存储器进行扩展。主要方法有：＿＿＿＿＿、＿＿＿＿＿和＿＿＿＿＿＿＿＿＿。
指令格式是指令字用二进制代码表示的结构形式，通常由＿＿＿＿＿＿＿＿和＿＿＿＿＿＿＿＿组成。 形成指令地址的方式，称为指令寻址方式。有＿＿＿＿＿＿＿和＿＿＿＿＿＿＿两种，由指令计数器来跟踪。
CPU具有以下四个方面的基本功能：＿＿＿＿＿＿＿、＿＿＿＿＿＿＿、＿＿＿＿＿＿＿和＿＿＿＿＿＿＿。
微程序控制器主要由：＿＿＿＿＿＿＿、微指令寄存器、＿＿＿＿＿＿＿三部分组成。其中，微指令寄
第 3 页 共 7 页
存器包括＿＿＿＿＿＿＿和＿＿＿＿＿＿＿两个部分。
10. 总线的特性可分为：物理特性、＿＿＿＿＿、＿＿＿＿＿、＿＿＿＿＿。
11. 按照总线仲裁电路的位置不同，总线仲裁有＿＿＿＿＿仲裁和＿＿＿＿＿仲裁两种方式。
12. 在集中式总线仲裁中，＿＿＿＿＿＿＿＿方式响应时间最快，＿＿＿＿＿＿＿＿方式对电路故障最敏感。 13. 为了同步主方、从方的操作，必须制订定时协议。总线定时通常采用＿＿＿＿＿＿＿＿与＿＿＿＿＿＿
＿＿两种方式。
14. PCI总线的三种桥是＿＿＿＿＿＿、＿＿＿＿＿＿和＿＿＿＿＿＿＿＿。
15. 显示适配器作为CRT与CPU的接口，由＿＿＿＿＿＿＿、＿＿＿＿＿＿＿、＿＿＿＿＿＿＿三部分组
成。先进的显示控制器具有＿＿＿＿＿能力。
16. 磁表面存储器的主要技术指标有：＿＿＿＿＿＿＿、＿＿＿＿＿＿＿、＿＿＿＿＿＿＿＿＿、＿＿＿＿
＿＿＿＿＿。
17. 在计算机系统中，CPU对外围设备的管理有以下五种方式：程序查询方式、＿＿＿＿＿＿、＿＿＿＿＿
＿、＿＿＿＿＿＿、外围处理机方式。
18. DMA控制器与CPU分时使用内存通常采用以下三种方法： ＿＿＿＿＿＿＿＿、＿＿＿＿＿＿＿＿、
＿＿＿＿＿＿＿＿＿＿＿。
19. 根据通道的工作方式，通道分为＿＿＿＿＿＿＿、＿＿＿＿＿＿＿和＿＿＿＿＿＿＿＿＿＿＿三种类型。
二、其他题
1. 2.
指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 已知：x= 0.1011，y = - 0.0101，求 ：[ x – y = ? 并判断是否发生溢出。 3. 4. 5. 6. 7. 8.
已知 x = - 0.01111 ，y = +0.11001，求 [x]补 ，[-x]补 ，[y]补 ，[-y]补 ，x + y = ？，x–y = ？并判断是否发生溢出。
设[X]补=01111，[Y]补=11101，用带求补器的补码阵列乘法器求出乘积X·Y=？并用十进制数乘法验证。 简述浮点加法运算的步骤。 什么是闪速存储器？它有那些特点？
设存储器容量为32字，字长64位，模块数m = 4，分别用顺序方式和交叉方式进行组织。若存储周期T = 200ns，数据总线宽度为64位，总线传送周期τ= 50ns，问：顺序存储器和交叉存储器带宽各是多少？ 已知某16位机的主存采用半导体存贮器，地址码为18位，若使用8K×8位SRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式。问： （1）若每个模板为32K×16位，共需几个模块板? （2）每个模块内共有多少片RAM芯片?
（3）主存共需多少RAM芯片？CPU如何选择模块板？ 9.
已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K×4位RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式，问： (1) 若每个模块为32K×8位，共需几个模块条？ (2) 每个模块内共有多少片RAM芯片？
(3) 主存共需多少RAM芯片？CPU如何选择各模块条？
10. 已知某64位机的主存采用半导体存贮器，地址码为26位，若使用4M×8位DRAM芯片组成该机所允
许的最大主存空间，并选用模块条的形式，问： （1）若每个模块为16M×64位，共需几个模块条？
第 4 页 共 7 页
12x]补，[
14 x]补，[ - x ]补，[
12y]补，[
14y]补，[ - y ]补 ，x + y = ?,
（2）每个模块内共有多少片DRAM芯片？
（3）主存共需多少DRAM芯片？CPU如何选择各模块条？
11. 已知cache / 主存系统效率为85% ，平均访问时间为60ns，cache 比主存快4倍，求：
(1) 主存储器周期是多少？ (2) cache命中率是多少？
12. CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存
取周期为50ns，主存为250ns，求cache / 主存系统的效率和平均访问时间。
13. 已知某磁盘存储器转速为2400转/分，每个记录面道数为200道，平均查找时间为60ms，每道存储容量
为96Kbit，求： (1) 磁盘的存取时间 (2) 磁盘数据传播率
14. 盘组有6片磁盘，每片有两个记录面，最上最下两个面不用。存储区域内径20cm，外径34cm，道密度
为40道／cm，内层位密度400位／cm，转速2400转／分。求： （1）共有多少柱面？
（2）磁盘组总存储容量是多少？ （3）数据传输率是多少？
15. 指令格式如图T-01所示，OP为操作
码字段，试分析指令格式的特点。 16. 指令格式如图T-02所示，OP为操作
码字段，试分析指令格式特点。
31 26 22 18 17 16 15 0
OP 源寄存器 变址寄存器 偏移量
15 10 7 4 3 0 OP 源寄存器 位移量（16位） 图T-01
基值寄存器 图T-02
17. 某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，试采用四种寻址方
式（立即、直接、基值、相对）设计指令格式。
18. 假设机器字长16位，主存容量为128K字节，指令字长度为16位或32位，共有128条指令，设计计算
机指令格式，要求有直接、立即数、相对、基值、间接、变址六种寻址方式。 19. 简述CPU的基本功能。
20. CPU结构如图T-03所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数
据通路，箭头表示信息传送方向。
(1) 标明图中四个寄存器（a、b、c、d）的名称。 (2) 简述指令从主存取到控制器的数据通路。
(3) 简述数据在运算器和主存之间进行存/取访问的数据通路。
第 5 页 共 7 页
主存储器M CPU a AC c b ALU d +1 状态寄存器 操 作 控制器 图T-03
21. 某计算机有如下部件：ALU，移位器，主存M，主存数据寄存器MDR，主存地址寄存器MAR，指令寄
存器IR，通用寄存器R0——R3 ，暂存器C和D。各功能部件联结成如图所示数据通路如图T-04所示。请画出―ADD R1，（R2）‖指令的指令周期流程图，指令功能是 （R1）+（（R2））→R1。
移位+1 ALU IR PC C D R0 R1 R2 R3 MDR M MAR 图T-04 22. 指令流水线有取指（IF）,译码(ID),执行(EX),访存(MEM),写回寄存器(WB)五个过程段，共有8条指令连
续输入此流水线。
(1) 画出流水处理的时空图，假设时钟周期100ns。
(2) 求流水线的实际吞吐率（单位时间内执行完毕的指令数）。 (3) 求流水线处理器的加速比。 23. 简述Pentium 4的cache组织结构。
24. 流水线中的相关问题有几种？各有什么解决办法？
第 6 页 共 7 页
25. 已知某机采用微程序控制方式，
控存容量为1024X48位，微程序可在整个控存中实现转移，控制微程序转移的条件共3个，微指令采用水平格式，后继微指令地址采用断定方式。问：
(1) 微指令3个字段分别应为多
少位？
(2) 画出对应这种微指令格式的
微程序控制器逻辑框图。
26. 给定如图T-05的一个简单运算器
数据通路图和指令格式（如图T-06），分析如下两条微指令实现的功能。
第一条微指令的编码： 000 000 000 000 11111 10 0000 第二条微指令的编码： 010 100 100 100 00000 00 1001
图T-05
图T-06
27. 某32位机共有微操作控制信号52个，构成5个相斥类的微命令组，各组分别包含4个、5个、8个、
15个和20个微命令。已知可判定的外部条件有CY和ZF两个，微指令字长29位。 ⑴ 给出采用断定方式的水平型微指令格式 ⑵ 控制存储器的容量应为多少？
28. PCI总线中三种桥的名称是什么？桥的功能是什么？ 29. 简述集中式仲裁三种方式的优缺点。 30. 何谓分布式仲裁？
31. 刷存的主要性能指标是它的带宽。实际工作时显示适配器的几个功能部分要争用刷存的带宽。假定总带
宽的50%用于刷新屏幕，保留50%带宽用于其他非刷新功能。
（1）若显示工作方式采用分辨率为1024×768，颜色深度为3B，帧频（刷新速率）为72HZ，计算总带宽。 （2）为达到这样高的刷存带宽，应采取何种技术措施？ 32. CPU响应中断应具备哪些条件？画出中断处理过程流程图。
33. 何谓DMA方式？DMA控制器可采用哪几种方式与CPU分时使用内存？
34. 磁盘、磁带、打印机三个设备同时工作。磁盘以20μs的间隔发DMA请求，磁带以30μs的间隔发DMA
请求，打印机以120μs的间隔发DMA请求，假设DMA控制器每完成一次DMA传输所需时间为2μs，画出多路DMA控制器工作时空图。
第 7 页 共 7 页
因篇幅问题不能全部显示，请点此查看更多更全内容