Vol
2005年6月 ELECTRONICENGINEER Jun.2005
双口RAM在大屏幕LED显示系统中的应用开发
谢 敏
(广西大学计算机与电子信息学院,广西壮族自治区南宁市530004)
【摘 要】 双口RAM与常规RAM的最大区别是双口RAM具有两套独立的地址、数据和控制线,允许两个独立的CPU或控制器同时异步地访问存储单元,双口RAM由片内的仲裁逻辑来确定哪一侧的CPU可以访问内部RAM单元。IDT7132是2kB的标准双口RAM。文中重点介绍采用以自顶向下方法设计的基于CPLD(复杂可编程逻辑器件)的大屏幕LED(发光二极管)显示系统中双口RAM的应用,并给出了系统设计方法及相关硬件电路。本设计中IDT7132双口RAM用来连接单片机信号处理模块和CPLD扫描模块。
关键词:LED显示系统,CPLD,双口RAM中图分类号:TN873
BUSYL是左忙信号,OEL是左输出使能信号。其右侧
1 双口RAM的特点
双口RAM是常见的共享式多端口存储器,其最大的特点是存储数据共享,一个存储器配备两套独立的地址、数据和控制线,允许两个独立的CPU或控制器同时异步地访问存储单元。既然数据共享,就必须存在访问仲裁控制。内部仲裁逻辑控制提供以下功能:对同一地址单元访问的时序控制;存储单元数据块的访问权限分配;信令交换逻辑(例如中断信号)等。一般RAM(如6116)只有一套地址总线、数据总线和控制总线,在同一时间只能执行同一总线操作。而标准双口RAM有左侧和右侧两套地址、数据和控制总线,可供两套总线对其进行访问。
现代电子系统中,一些场合需要采用双CPU结构,特别是近年来发展起来的基于DSP(数字信号处理)技术的电子系统。实时运算采用DSP器件进行运算,而系统控制和通信则采用通用MCU。DSP器件,一般工作频率都超过100MHz,而通用MCU工作频率都不高,只有几十MHz,而且它们之间的数据都是大量交换,用普通并行通信和串行通信速度达不到要求。采用双口RAM后,MCU采集数据后存入双口RAM,高速运算的DSP器件从双口RAM中取出数据进行实时运算,处理好后将数据存入双口RAM中,MCU则从双口RAM中取出数据对控制对象进行控制或与上位机通信。这是双口RAM的一个典型运用。
IDT7132是2kB标准双口RAM,其引脚如图1所
具有与左侧相同功能的总线。左右两侧的CPU均可
独立地分时访问该存储器中的任一单元。
图1 IDT7132引脚
非竞争状态下的读写控制逻辑如表1所示。
表1 读写控制逻辑
R/WCEOED0～D7XLHH
HXLXLLLH
ZDATAin
功能
端口无效
端口数据写入存储器
DATAout存储器单元中的数据在端口中输出
Z离阻状态
IDT7132内部具有仲裁电路。当左侧CPU和右
示。A0L～A10L是左侧地址总线,D0L～D7L是左侧
数据总线,CEL是左侧片选,R/WL是左读写信号,
收稿日期:2005202202。
侧CPU同时访问双口RAM的同一个存储单元产生竞
争时,将由片内的仲裁逻辑来确定哪一侧的CPU可以访问该单元,同时通过BUSY引脚变低来延缓另一侧CPU对该单元的访问。当准许访问的一侧CPU完成了对该单元存储器的访问之后,被延缓侧的BUSY线
・43・
・信号处理与显示技术・电子工程师2005年6月
变高,该侧的CPU退出保持状态,可进行对该存储单元的访问。
本文重点介绍基于CPLD(复杂可编程逻辑器件)设计的大屏幕LED(发光二极管)显示系统中双口RAM的典型应用。
2 系统硬件设计
利用CPLD和双口RAM设计的系统原理如图2所示。
图3 电路框图
阵显示屏上显示。采用双口RAM是本设计的一个主
要特色。本系统中,单片机通过共享的IDT7132与
图2 系统原理
CPLD通信,单片机将数据写入IDT7132中,而CPLD
系统实际电路框图如图3所示。
本设计中,IDT7132双口RAM用来连接单片机信号处理模块和CPLD扫描模块,因为CPLD扫描模块可以达到很高的扫描速率,而单片机的运行速度相对较低,且两个模块间有大量的数据交换,我们使用的IDT7132SA35JS,速度等级是35ns,完全可以达到两个模块的通信要求。设计中,双口RAM是共享的,是两个数据模块间的数据通道。独立扫描模块的功能是通过双口RAM为中介,将单片机送来的数据在LED点
则从IDT7132中读取数据并通过扫描逻辑电路输出。单片机信号处理模块和CPLD扫描模块通过IDT7132实现相互连接。系统硬件设计原理见图4。 图中,PC机将欲显示的字或图形的点阵数据通过串口送到单片机,单片机将其存储在U2EEPROM中,单片机再根据显示要求对这些数据进行特定的处理,处理完后存储在U5双口RAM的特定地址处,供扫描模块取数去扫描显示。图4 系统硬件设计原理
・44・
第31卷第6期谢 敏:双口RAM在大屏幕LED显示系统中的应用开发・信号处理与显示技术・
3 系统软件设计
3.1 主控电路CPLD芯片设计与调试
S0:在RAM的片选CE之前输出地址;
S1:选中RAM,输出读信号;
S2:行计数器输出,读出RAM的数据并反相输出;
S3:片选禁止,读禁止,地址计数器加1。3.2 单片机程序设计
在本系统中,单片机的功能主要是负责通信与数据处理。通信即通过串口接收来自PC的数据并存储在EEPROM中,数据处理即从EEPROM中取出数据并根据需要显示的效果进行软件处理,再存放入双口RAM中。静态显示的算法较简单,只要将EEPROM中的字模数据存放入双口RAM中特定位置即可。左移显示需要将字模数据每个字节左移,然后存入双口RAM的特定位置。
主控电路的功能是读取双口RAM中的数据,并通过译码逻辑电路将数据显示在LED点阵显示屏的特定位置上。在本模块中,实际上是使用CPLD芯片将MCU中的总线读控制器及其外围译码逻辑电路集成在一起,只用到单片机的这一部分功能和外围接口电路,如若采用传统方案,就必须采用多片芯片,而使用CPLD后只用1片芯片就可以实现所需要的功能。总线读控制器是产生时序的电路,须根据存储器的读时序进行设计,只有保证正确的时序才能读出数据。双口RAM的读写时序与普通RAM基本相同,见图5。CE(芯片使能)是片选信号,在片选信号从高变低之前必须输出地址信号给双口RAM,此时再用读信号去控制OE(输出使能)端,在OE由高变低后,数据总线上的数据有效,即可控制读出数据并译码输出。
4 结束语
本系统不仅为大屏幕LED点阵显示提供了优良
的控制电路,而且为CPLD和EDA(电子设计自动化)技术提供了应用实例,推广了双口RAM的应用,为高速总线与低速总线的通信提供了一个新的解决方案。
参 考 文 献
[1]LabrisseJJ.μC/OS2Ⅱ———源码公开的的实时嵌入式操作
图5 双口RAM的读时序 针对图5所示的读时序,可列出其状态见图6。
系统.邵贝贝,译.北京:中国电力出版社,2001
[2]林明权.VHDL控制系统设计范例.北京:电子工业出版
社,2003
[3]袁俊泉,等.VerilogHDL数字系统设计及其应用.西安:西
安电子科技大学出版社,2002
[4]何立民.单片机应用技术选编5.北京:北京航空航天大学
出版社,1997
图6 读时序状态转换
[5]马忠梅,等.单片机的C语言应用程序设计.北京:北京航
用VerilogHDL语言描述时可用带有always语句
的case语句建模,状态信息存储在寄存器中,case语句的多个分支包含每个状态的行为。在这里将读时序分为S0、S1、S2、S3共4个状态,其工作方式如下:
空航天大学出版社,1999
[6]王金明,杨吉斌.数字系统设计与VerilogHDL.北京:电子
工业出版社,2002
[7]LabrosseJJ.嵌入式系统构件.袁勤勇,黄绍金,唐菁,译.
北京:机械工业出版社,2002
ApplicationofDoubleRAMinBigScreenLEDDisplaySystem
XieMin
(GuangxiUniversity,Nanning530004,China)
【Abstract】 ThedifferencebetweenRAMwithdoubleportsandcommonRAMistheRAMwithdouble
portshastwoaddresses,dataandcontrolline,soitallowstwoCPUsorcontrolstoaccessthememory,arbitra2tionlogicdecideswhichCPUcanaccesstheRAMwithdoubleports.RAMwithdoubleportshaswideapplica2tioninmodernelectronicsystems.IDT7132isastandarddoubleportRAMwith2kBcapability.Inthispa2per,theapplicationofdoubleportRAMtothetechnologyofbigscreenLEDdisplaysystemisintroducedbrieflywhichisdesignedwiththemethodoffromtoptobottom.InthisdesignIDT7132isusedtolinkthesin2glechipmoduleandCPLDscanmodule.
Keywords:LEDdisplaysystem,CPLD,RAMwithdoubleports
・45・
因篇幅问题不能全部显示，请点此查看更多更全内容