一、焊盘显示
1、焊盘的填充显示及钻孔显示
在系统的默认下，焊盘是填充显示、钻孔是不显示的，要修改显示在 Setup->Design Paraneter ->在弹出的对话框中选择 Display ->Enhanced display modes 勾选Dispaly ppated holes Display non-plated holes Display padless holes，这三项是显示钻孔。去掉Filled pads 前面的勾就可以使焊盘不填充。
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~END~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
二、Allegro PCB文件更新封装及单个焊盘修改方法
1、PCB文件更新封装
打开brd文件，选择菜单中的Place->Update Symbols, 选择需要更新封装的元件，把 “Package symbols”“ Shape and flash symbols”“Update symbol padstacks” 等选项都选上，点击Refresh即完成封装更新。
2、单个焊盘修改
选中焊盘右键“Replace Padstack”->“Selected instance(s)“ 在弹出的“Select a padstack”对话框中选择新的焊盘。
三、 Allegro PCB Design创建区域约束规则方法
在打开电路板后，
1、打开规则约束管理器“setup”->>“constraints”->>“constraint manager”，打开物理约束“physical”->>“Region”->>“All Layers” ， 创建区域物理约束“Objects”->>“Create”->>“Region” 在弹出的对话框中输入约束区域名字“OK” ，在“Referenced physical CSet”中选择物理约束。
2、打开间距约束“Spacing”->>“Region”->>“All Layers” ，在前面创建的约束区域名字行“Referenced physical CSet”中选择间距约束。
3、回到PCB Desingn界面，“shape”->>“polygon”or“Rectangular”，在右边的options 窗口中，active class subclass选择“constrait region”，选择所在层如“Top”，在assign to region 里选择刚刚建好的好个区域规则，在电路板中画出约束区域完成。
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~END~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
四、Allegro PCB 差分对约束规则设置
1、在约束管理器中选择Electrical->Net->Signal Integrity，再在右边的工作表中选择需要Net或Xnet ，鼠标右键Create->Differential Pair ，在Diff Pair Name后输入差分对名字如DP1,Create->Close。
2、建立好差分对后，还需要建立一个专门于差分对的电气规则。首先点击左边工作表
选择区中的Eelctrical 工作表下的 Eelctrical Constraint Set->Routing->Differential Pair，然后选择菜单Objects->Create->Eelctrical CSet，弹出Create Electrical CSet 对话框。在 Electrical CSet编辑框中输入该约束规则的名称：DIFF_DP1 ，点击OK关闭对话框。这时候在右边的工作表内我看看到多了一个DIFF_DP1 约束规则，
差分对约束规则参数主要有以下几个：
Uncoupled Length：差分对网络中的不匹配的长度。即不能按差分对走线的总长度。
Min Line Spacing：最小的线间距。
Primary Gap：差分对最优先选择的线间距(边到边间距)。
Primary Width ：差分对最优先选择的线宽。
Neck Gap：差分对在 Neck模式下的线间距(边到边间距)，用于在布线密集区域内切换到Neck模式，这时差分走线的线间距由 Primary Gap设定的值切换到该值。
Neck Width ：差分对在Neck模式下的线宽，用于在布线密集区域内切换到Neck模式，这时差分走线的线宽由Primary Width 设定的值切换到该值。
(+)Tol :差分对线间距允许正误差，一般设为0。有时也可以设为一个大于0的数，如1表示线间距比Primary Gap设置值大 并小于1mil时也认为差分对是匹配的。
(-)Tol :差分对线间距允许负误差，一般设为0。
3、设置好差分线约束规则后，将该约束规则应用到差分信号上，点击左边工作表选择区中的Eelctrical 工作表下的 Net->Routing 在右边的工作表中找到刚才建立的差分对，在Referenced Electricl CSet列中选择刚设置好的差分对约束规则 DIFF_DP1。
4、差分布线 。单击差分信号的其中一个管脚，移动鼠标，可以发现另外一个管脚的线也自动出来了，在走线的时候点击鼠标右键，弹出一个菜单项，点击Neck Mode 则在正常模式和 Neck模式下交替切换。有时候如果想以单根线布线，可以在走线命令或者修改命令下单击鼠标右键，在弹出的菜单项中选择Single Trace Mode，选中以后 Single Trace Mode 菜单前面会有一个“√“，再次点击该菜单后又切换回正常的差分线模式。
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~END~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
五、数据线、地址线 等长匹配约束规则设置
1 在约束管理器中点击左边工作表选择区中的Eelctrical 工作表下的 Eelctrical Constraint Set->Routing->Relative Propagation Delay工作表，选择菜单
Objects->Create->Eelctrical CSet 建立一个规则(名称ECS_bus_data).鼠标放在右边工作表刚才建立的规则 ECS_bus_data 上，点击右键，选择Create->Match Group .在弹出的Create Electrical CSet Match Group 对话框中输入名称 EML_100MIL，点击 OK关闭对话框.在Pin Pairs 列的下拉框中选择Longest Pin Pair ，Scope 列选择Class，Delta:Tolerance列中先点击下面的按钮，选择单位为 mil，然后在编辑框中输入 0mil:100mil(即最大误差100mil)。
2、 接下来设置等数据线与地址线的等长匹配。先建立Net Class 。点击左边工作表
选择区中的Eelctrical 工作表下的Net->Routing->Relative Propagation 工作表。在右边的工作表区中同时选中网络数据线所在网络，点击鼠标右键，弹出一个菜单项，选择Create->Net Class。弹出Create Net Class 对话框，输入名称 NCS_DATA，点击OK关闭.
3、 然后将上一步建立的两个电气规则ECS_bus_data应用到NCS_DATA 的Net Class 上。在右边的工作表区内，点击NCS_DATA的Referenced Electrical CSet 编辑框，选择 ECS_bus_data。这时候，约束管理器自动建立了Mach Group(EML_100MIL_NCS_DATA).
4、由于一些控制信号被两片芯片共用建立一个管脚对(Pin Pair) 匹配组来约束等长匹配。在网络上点击右键，弹出一个菜单项选择Create->Pin Pair 。弹出Create Pin Pairs of xx 对话框，在左右两个编辑框中分别列出了该网络上的所有元件的引脚(Pin)，在左边的编辑框点击第一个引脚 ，右边的编辑框点击 第二个引脚，然后点击 Apply 按钮，即建立了两个管脚的 Pin Pair。直到建立完管脚对，点击OK后关闭
对话框。在工作表区可以看到刚才建立的管脚，然后将刚才建立的所有管脚对选中，点击右键，弹出的菜单项中选择Create->Match Group 。在弹出的Create Match Group对话框中输入名称：MGP_DATA。点击 OK关闭对话框。在工作表区可以看到增加了一个MGP_DATA的MGrp，点击Delta:Tolerence编辑框，将匹配值修改为0mil:100mil 。即误差控制在 100mil 内（误差根据实际应用数据）。
5、等长绕线 。在有等长要求的走线布完后，需要进行绕线来实现等长匹配。选择Route->Delay Tune，
然后在左边的Options面板设置参数。
Active etch subclass显示的是当前走线层；
Net显示的是当前绕线的网络名；
Gap in use显示的是当前设置的间距大小；
Style选择绕线的方式，有三种选择：Accordion；Trombone；Sawtooth ；每一种前面都有个形状的小图标，一看就明白了；
Centered 复选框如果选中就会在走线的两边都绕线，否则只在一边绕线；
Gap 选择绕线的间距。有两种 1x space 1 倍线宽；3x space 3倍线宽；
Corners选择拐角的方式。有三种：90 （90°拐角）；45 （45 °拐角）；FullArc
（半圆拐角）。
设置好参数后在空间大的地方点击需要绕线的走线，然后移动鼠标就可以绕出线来，这
时候观察左下角的标尺，如果变为绿色说明这条走线的长度已经在设定的误差范围了。
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~END~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
六、 过孔制作
过孔的制作与一般通孔焊盘的做法基本一样，就是SOLDEMASK、 PASTEMASK 层不需要设置。
七、机械定位孔制作
1、通孔。与一般通孔焊盘的做法基本一样，不同点在Plating 下拉框中选择Non-Plated：非金属化的,在Drill diameter 编辑框中输入钻孔的直径比Regular Pad ：正规焊盘的直径大， SOLDEMASK、 PASTEMASK 层不需要设置。保存时有警告，不要系的。
2、做定位孔。打开PCB Editor->File->New，在new drawing 对话框中选择 Mechanical symbol类型，输入文件名、设置保存路径后点OK。后面的步骤与制作元件封装相似，放置上一步的通孔，加一个Route keepout区域即可。
3、在PCB板上放置。Place->Manually,在弹出的Placement的对话框中选择Mechanical symbols,找到上一步建立的符号。
八、光学基准定位点制作
1、pad。与一般表贴焊盘的做法基本一样，不同点在 SOLDEMASK 层BEGINLAYER层的直径大很多，如BEGINLAYER层为40mil,SOLDEMASK 层为80mil, PASTEMASK 层不需要设置。
2、基准定位点。打开PCB Editor->File->New，在new drawing 对话框中选择
Mechanical symbol类型，输入文件名、设置保存路径后点OK。放置上一步的Pad，加一个Route keepout区域即可。
3、在PCB板上放置。Place->Manually,在弹出的Placement的对话框中选择Mechanical symbols,找到上一步建立的符号。
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~END~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
九、盲孔/埋孔设置
1、打开PCB板，在菜单栏Setup->B/B via Definitions->Define B/B Via。在弹出的对话框中 Bbiva Padstack下输入名称如：VIA_TG, Padstack to Copy 下选择参考的过孔，如VIA ，在Start Layer下选择起始层如： TOP，在End Layer下选择结束层如：GND。表示盲孔从顶层到地层。
点击Add BBVia增加其它的盲孔/过孔，点击OK完成。
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~END~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
十、内层平面敷铜,平面分割方法
负片内层平面静态敷铜,平面分割方法（以4层说明 顺序 TOP->GND->VCC->BOTTOM）
1、在手工建立完电路板结构时，内层平面是没有的。这以GND层为负片，负片平面一般敷的是静态
铜。
2、建立平面。在菜单栏Shape->Polygon，在右边Options内设为Etch，层设为GND，设置shape Fill栏Type
为Static solid，在Assign net name 下设为GND，在电路板内画出平面的大小完成。
3、分割平面。将所有的GND（GND & GND1）网络高亮显示，在菜单栏Add->Line，在右边Options内设为Anti Etch 层为GND,Line Width为平面的间距
为40mil(根据实际情况数值)，在电路板内画出多个平面，分割线的起点和终点都要在上步建立的平面外，在平面内部的平面起点和终点
点封闭。
4、平面分配网络。在菜单栏Eidt->Split Plane->Create，在弹出的Create Split Plane对话框中
选择层GND 、Dynamic 点击Create。在弹出的slect a net 对话框中给平面分配网络，点OK 完成。
正片内层平面动态敷铜,平面分割方法
1、这以VCC层为正片，正片平面一般敷的是动态铜。
2、建立平面。在菜单栏Shape->Polygon，在右边Options内设为Etch，层设为vcc，设置shape Fill栏Type
为Dynamic copper，在Assign net name 下设为VCC，在电路板内画出平面的大小完成。
3、4 和负片的方法基本一样。
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~END~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
十一、四六八层板结构方案
1、四层板，优选方案1，可用方案3
方案 电源层数 地层数 信号层数 1 2 3 4
1 1 1 2 S G P S
2 1 2 2 G S S P
3 1 1 2 S P G S
方案1： 此方案四层PCB的主选层设置方案，在元件面下有一地平面，关键信号优
选布TOP层；至于层厚设置，有以下建议：
满足阻抗控制芯板（GND到POWER）不宜过厚，以降低电源、地平面的分布阻抗；保证电源平面的去藕效果；
方案2：此方案为了达到想要的屏蔽效果，至少存在以下缺陷：
电源、地相距过远，电源平面阻抗较大
电源、地平面由于元件焊盘等影响，极不完整
由于参考面不完整，信号阻抗不连续
此方案使用范围有限。但在个别单板中，方案2不失为最佳层设置方案。
方案3：此方案同方案1类似，适用于主要器件在BOTTOM布局或关键信号底层布线的情况；一般情况下，限制使用此方案；
2、六层板：优选方案3，可用方案1，备用方案2、4
方案 电源层数 地层数 信号层数 1 2 3 4 5 6
1 1 1 4 S1 G S2 S3 P S4
2 1 1 4 S1 S2 G P S3 S4
3 1 2 3 S1 G1 S2 G2 P S3
4 1 2 3 S1 G1 S2 P G2 S3
对于六层板，优先考虑方案3，优选布线层S2，其次S3、S1。
主电源及其对应的地布在4、5层，层厚设置时，增大S2-P之间的间距，缩小P-G2之间的间距（相应缩小G1-S2层之间的间距），以减小 电源平面的阻抗，减少电源对S2的影响；
在成本要求较高的时候，可采用方案1，优选布线层S1、S2，其次S3、S4，与方案1相比，
方案2保证了电源、地平面相邻，减少电源阻抗，但S1、S2、S3、S4全部裸露在外，只有S2才有较好的参考平面；
对于局部、少量信号要求较高的场合，方案4比方案3更适合，它能提供极佳的布线层S2。
3、八层板：优选方案2、3、可用方案1
方案 电源层数 地层数 信号层数 1 2 3 4 5 6 7 8
1 1 2 5 S1 G1 S2 S3 P S4 G2 S5
2 1 3 4 S1 G1 S2 G2 P S3 G3 S4
3 2 2 4 S1 G1 S2 P1 G2 S3 P2 S4
4 2 2 4 S1 G1 S2 P1 P2 S3 G3 S4
5 2 2 4 S1 G1 P1 S2 S3 G2 P2 S4
对于单电源的情况下，方案2比方案1减少了相邻布线层，增加了主电源与对应地相邻，保证了所有信号层与地平面相邻，代价是：牺牲一布线层；
对于双电源的情况，推荐采用方案3，方案3兼顾了无相邻布线层、层压结构对称、主电源与地相邻等优点，但S4应减少关键布线；
方案4：无相邻布线层、层压结构对称，但电源平面阻抗较高；应适当加大3-4、5-6，缩小2-3、6-7之间层间距；
方案5：与方案4相比，保证了电源、地平面相邻；但S2、S3相邻，S4以P2作参考平面；对于底层关键布线较少以及S2、S3之间的线间窜扰能控制的情况下此方案可以考虑；
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~END~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
十二、 如何设置使 元件可以重叠
在pcb设计过程中，经常会因为实际需要，会涉及 元件重叠或者距离很近；这样会造成“cc”DRC检测错误，如何解决呢？
造成这些问题的主要原因是因为封装制作过程中palace_bound_top(bottom)的空间一般设置比元件稍大，这样就造成pcb中palace_bound_top(bottom)区域的重叠，系统会产生DRC错误；
所以可以通过修改封装的palace_bound_top(bottom)区域为合适大小(也可以不要palace_bound_top(bottom)区域),即可达到目的；
另外一种办法是关闭系统的 package to package 的DRC功能，具体操作：
菜单 setup--->constraints---->modes.... 在左边 design mode 标签，把package to package 的DRC功能设置为 off 即可（其他类似功能均可实现）。
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~END~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
十三、 隐藏显示 敷铜 或 shape
进入菜单setup---->user prefreence.....进入display-----shape_file树形菜单，在右边 no_etch_shape_display 和 no_shape_fill 栏 Value 框内打勾。
记得需要显示的时候再改过来。
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~END~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
十四、元件高度 设置
在创建元件封装时，设置元件高度是在添加元件范围后进行，
操作 Height:Setup->Areas->Package Height (注意 Option窗口 Active Class:Package geometry;subclass:Package_bound_top),
在Find窗口选择Shapes， 鼠标点击元件范围区域，在Option窗口 Min height 输入实体的低尺寸, Max height 输入实体的高尺寸。如0603封装输入0 mil，20mil。~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~END~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
十五、增加跳线封装 设置
1、创建跳线Jumper封装与建立元件封装相似:
A. 新建Package Symbol，设置 Setup-> Design Parameters – Design Tab，勾选Jumper，
B. 用走线形式添加跳线的两个过孔Vias：执行Layout/Connect。
注意Options中的选项，用以选择跳线过孔类型，删除走线，留下两个过孔vias，调整两过孔在合适的位置。
C. 绘制该Jumper封装的Assembly_Top层的外形和标识符（必须添加），Silkscreen_Top层的外形和标识符（该层根据情况选画，非必要层），
D. 执行Create/Symbol，即可完成跳线Jumper的封装制作。
2、 在PCB中调用跳线
打开PCB电路板，进行如下编辑过程，可以放置跳线；
A.执行Edit->Properties，在右边Find窗口Find by name处选择Drawing，点击More按钮，
弹出Find by Name or Property对话框中，点击Drawing Select添加到右边的Select Objects中，点击Apply.
弹出的Edit Property对话框，在左边Table of Contents栏中，点击Jumper_List属性,在右边Jumper_List ,在Vlue下，写入
跳线封装的名称，（如何有多个跳线类型，需要用冒号隔开），点击OK，回到PCB Editor中。
注意：加载跳线封装所在的路径，与加载元件封装方法一样。
B. 走线过程中，在需要跳线的位置，右击鼠标，选择Add Jumper命令，其中可以选择对应的跳线封装类型，添加即可。
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~END~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
因篇幅问题不能全部显示，请点此查看更多更全内容