数字系统综合设计实验报告

一. 实验目的

1.进一步提高独立分析问题和解决问题的能力。 2.掌握数字系统的分析和设计方法。

3.对数字集成电路的综合应用有进一步的认识和理解。 二. 设计题目：制作一个简易的电子秒表 功能要求:

（1） 具有两位数码显示。分别显示1/10秒和秒计数。

（2） 有两个按键分别控制启动（开始计时）/停止和清零。功能表如下：

KEY1 0 1 1 1 三、概述：

要完成题目要求的电子秒表功能，系统应具有如下几部分电路： 1、

定时电路；题目要求最小计时单位为1/10秒，即100ms。这部分电路必须能准确的产生周期为100ms（频率为10Hz）的时钟信号。

2、

计时电路：题目要求系统具有两位显示器，分别显示秒和1/10秒信号。所以本系统应具有两个十进制计数器，分别对定时信号进行计数，以产生1/10秒和秒计数。系统计数范围从0.0～9.9秒。

3、

显示译码驱动电路：将计数器的计数结果（BCD码）通过译码器译成七段显示码并驱动LED数码管显示出来。

4、

控制电路：根据题目要求，本电子秒表应具有两个按键。其中一个控制秒表的启/停，本按键应有自锁功能，按一次启动计时，再按一次停止计时。另一个按键控制清“0”，本按键不需自锁，按下时系统清“0”；放开时系统回复正常计时功能。系统电路结构框图如图1所示。

振荡器 清“0” 启动/停止 计数器 译码器 显示 KEY2 0 0 1 0 功 能 清零并停止计时 准备开始计时 启动计时 停止计时 图1 系统结构框图

四、电路设计方案：

1、 定时电路：系统的定时电路要求产生周期为100ms的时钟信号。根据我们学过的知识，

此电路可由下述几种方案实现： 方案1：用555定时器构成多谐振荡器。

定时器是电子秒表的核心，其作用是产生一个标准频率的脉冲信号。振荡频率的精度和稳定度决定了秒表的质量。图2采用集成电路555定时器与RC组成的多谐振荡器。输出的脉冲频率为fS=1/[(R1+2R2)C1ln2]，周期T=0.69（R1+2R2）C1。若参数选择：R1= K 、R2= K欧姆，C1=4.7 uF时，可以得到100毫秒脉冲信号。

图2 555多谐振荡器

方案2：可以由两个与非门与电阻电容组成基本多谐振荡器，如图3。电路中R1、R2的值应小于与非门的关门电阻ROFF，振荡器的周期取决于RC数值的大小，一般用改变电容C粗调频率，电阻R作细调元件。但这种方案精度不高，故很少采用。

图3 与非门多谐振荡器

方案3：采用石英晶体振荡器，如图4。应用它可得到一个稳定性极好、精度较高的时间信号源，但是其振荡频率较高需要多次分频才能得到所需频率。一般电子钟使用振荡频率为32768HZ的石英晶体，经15次二分频后可得到频率为1HZ的脉冲信号。但本设计需要10Hz频率信号采用32768HZ的晶振不好分频，可以采用1MHZ的晶振再进行分频。

图4 石英晶体振荡器

2、 计时电路：本电路需要两位十进制加法计数器，对定时电路的时钟信号进行计数。可用

两片74LS160实现。74LS160是同步十进制加法计数器，其功能表如下： CP X 上升沿 X X 上升沿

应用两片74LS160组合级联可构成100进制计数器。其级联方式可分为串行进位方式和并行进位方式两种。串行进位方式接法如图5所示。

RD 0 1 1 1 1 LD X 0 1 1 1 EP X X 0 X 1 ET X X 1 0 1 工作方式 置零 预置数 保持 保持 计数

图5 串行进位方式连接图

在串行进位方式中，将高位的74LS160的CP与低位的进位端C相接，当低位计数器计满产生进位时就会给高位计数器一个脉冲，使高位计数器加1。

图6 并行进位方式连接图

并行进位方式接法如图6所示。它是将高低位计数器的CP接在一起并将低位计数器的进位C与高位计数器的EP接起来。当低位计数器尚未计满时，其进位端C输出低电平使高位计数器处于保持状态（不计数）；当低位计数器计满产生进位时，C输出高电平使高位计数器处于计数状态，定时脉冲一到高位计数器加1。同时低位计数器回零，C输出低电平，高位计数器又处于保持状态直到第二个进位脉冲的到来。 3、 显示译码电路

显示译码电路根据显示器件的不同可有不同的器件选择，如74LS47（适合于驱动共阳接法的LED数码管）和74LS48（适合于驱动共阴接法的LED数码管）， 其电路分别如图（７）、图（８）所示。 ］

本实验提供的器件为共阳LED数码管，所以选用74LS47。

4控制电路。

系统要求具有清“０”和启／停按键。对于清零功能，根据计数器74LS160的功能表，我们知道，74LS160提供了清零引脚，只要将该引脚置低电平，计数器既实现清零功能。具体接法如图（９）。

对于启／停控制，我们从74LS160的功能表可知，当ET端为低电平，计数器将处于保持状态（停止记数）。当ET端为高电平且其他控制引脚均满足计数条件时，计数器才开始计数。我们可采用图１０的电路来实现启／停控制。当开关按下时，ET=“0”；放起时，ET=“1”。

五、应用EWB电子仿真软件进行设计仿真。 1． 定时电路的仿真调试。

在计算机上运行ＥＷＢ并调出５５５定时器，并接成多谐振荡器。根据公式： ，确定电容Ｃ＝？

R1？

R2？ 。仿真运行达到预定目标，电路产生

周期为100ms 的时钟信号。 2.计时及控制电路。

按并行进位方式接法，电路工作正常。按串行方式接法，结果出现了当低位计数到“９”时，高位立即显示“１”的情况。经分析，原来74LS160的进位Ｃ属于超前进位。当低位计数到“９”时，进位端即产生一从“０”到“１”的跳变。而74LS160的CP输入端是上升沿有效的，此时高位的计数器即从“0000”变为“0001”了，所以出现 了“19”的显示结果。要解决这一问题，只需将进位信号取反，使其后沿变成上升沿就行了。经调试，电路符合设计目标，如图１１。

图11 改进后的串行进位示意图 3显示译码电路

按设计方案接线，电路逻辑正常。 六、实际电路的实现

使用实验室发给的电路接插版和元器件。根据仿真结果的电路图连接后，经过调试完成制作任务。电路图如下：

七、使用的器件和设备 （1） 电路接插板2块

（2） 74LS160 2块 74LS47 2块 555定时器 1块 共阳数码管 2个

电容、电阻、接线若干

（3） 调试仪器:数电实验箱、示波器、信号发生器、频率计、万用表等。 八、总结。(每人应有自己的体会，下面只是一个示例)

在整个课程设计完后，总的感觉是：有收获。以前上课都是上一些最基本的东西，而现在却可以将以前学的东西作出有实际价值的东西。在这个过程中，我的确学得到很多在书本上学不到的东西，如：如何利用现有的元件组装得到设计要求，如何找到错误的原因，如何利用计算机来画图，怎样检测元件等等。但也遇到了不少的挫折，有时遇到了一个错误怎么找也找不到原因所在，找了老半天结果却是芯片的管脚接错了，有时更是忘接电源了。在学习中的小问题在课堂上不可能犯，在动手的过程中却很有可能犯。特别是在接电路时，一不小心就会犯错，而且很不容易检查出来。但现在回过头来看，还是挺有成就感的。