第二章
一、选择题
1．以下表达式中不存在竞争冒险的有CD。
A.Y=B+AB B.Y=AB+BC C.Y=ABC+AB D.Y=(A+B)AD
2．假设在编码器中有50个编码对象，那么要求输出二进制代码位数为B位。
A.5 B.6 C.10 D.50
3.一个16选一的数据选择器，其地址输入〔选择控制输入〕端有 C 个。 A.1 B.2 C.4 D.16 4.以下各函数等式中无冒险现象的函数式有 D 。
A.FBCACAB B.FACBCAB C.FACBCABAB
D.FBCACABBCABACE.FBCACABAB
5．函数FACABBC，当变量的取值为 ACD 时，将出现冒险现象。 A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=0
6．四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻
辑表达式为Y= A 。
A.A1A0X0A1A0X1A1A0X2A1A0X3B.A1A0X0 C.A1A0X1 D.A1A0X3 7.一个8选一数据选择器的数据输入端有 E 个。 A.1 B.2 C.3 D.4 E.8 8．在以下逻辑电路中，不是组合逻辑电路的有 D 。 A.译码器 B.编码器 C.全加器 D.存放器 9．八路数据分配器，其地址输入端有 C 个。
A.1 B.2 C.3 D.4 E.8 10．组合逻辑电路消除竞争冒险的方法有 AB 。
A. 修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰11．101键盘的编码器输出 C 位二进制代码。 A.2 B.6 C.7 D.8
12．用三线-八线译码器74LS138实现原码输出的8路数据分配器，应 ABC 。
A.STA=1，STB=D，STC=0 B. STA=1，STB=D，STC=D C.STA=1，STB=0，STC=D D. STA=D，STB=0，STC=0
13．以下电路中，加以适当辅助门电路， AB 适于实现单输出组合逻辑电路。
1 / 14
A.二进制译码器 B.数据选择器 C.数值比拟器 D.七段显示译码器
14．用四选一数据选择器实现函数Y=A1A0A1A0，应使 A 。 A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0 C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=0
15．用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=A2A2A1，应 B 。
A.用与非门，Y=Y0Y1Y4Y5Y6Y7B.用与门，Y=Y2Y3 C.用或门，Y=Y2Y3D.用或门，Y=Y0Y1Y4Y5Y
6Y716.编码电路和译码电路中，〔 B
〕电路的输入是二进制代码
A.编码 B.译码 C.编码和译码 17.组合逻辑电路输出状态的改变〔 A〕 A.仅与该时刻输入信号的状态有关 B.仅与时序电路的原状态有关
C.与A、B皆有关
18.16位输入的二进制编码器，其输出端有( C )位 A. 256 B. 128
C. 4
D. 3
19.对于四位二进制译码器，其相应的输出端共有( B ) A.4个
B. 16个 C. 8个 D. 10个
20.在以下逻辑电路中，不是组合逻辑电路的有( D )
A.译码器 B.编码器 C.全加器 D.存放器
22.对于输出低电平有效的2—4线译码器来说要实现，Y=ABAB的功能，应外加( D ) A.或门 B.与门 C.或非门 D.与非门 23.两片8-3线优先编码器(74148)可扩展成( A )线优先编码器。 A. 16-4 B. 10-5 C. 16-8 D. 10-8 24.两片3-8线译码器(74138)可扩展成( A )线译码器。 A. 4-16 B. 5-10 C. 8-16 D.8-10
25.3线-8线译码器74LS138处于译码状态时，当输入A2A1A0=001时，输出
Y7~Y0=( C )
A.11101111 B.10111111
C.11111101
D.11110011
26.对于三位二进制译码器，其相应的输出端共有( C )
A.4个
B. 16个 C. 8个 D. 10个
27.3线-8线译码器74LS138处于译码状态时，当输入A2A1A0=110时，输出
Y7~Y0=( B )
A.11011111
B.10111111
C.11111101
D.11110011
2 / 14
28.具有3条地址输入线的选择器含〔B 〕条数据输入线。 A.4
B.8
C.12
D.16
29.八选一数据选择器74LS151的地址线为011时，输出Y=〔 C 〕 A.0
B.1
C.D3 D.D5
30.1位半加器的输入和输出分别为〔B 〕 A.A,B,CI和S,CO
B. A,B和S
C.A,B和S,CO
31.半加器的求和的逻辑关系是〔D 〕
A.与非 B.或非 C.与或非 D.异或
32.优先编码器74LS148输入为 — ，输出为 、 、 。当使能输入 ， ,时，输出 应为〔 A A.001 B.010 C.110 D.011
33.在以下逻辑电路中，不是组合逻辑电路的有〔 C 〕 A.译码器
B.数据选择器
C.计数器
D.数值比拟器
34. 能起到多路开关作用的是〔 C 〕
A.编码器 B.译码器 C.数据选择器 D.数值比拟器
35. 能实现对一系列上下电平编成对应的二值代码的器件是〔A 〕
A.编码器 B.译码器 C.加法器 D.数据选择器
36. 能实现将输入的二进制代码转换成对应的上下电平输出信号的是〔 B 〕
A.编码器 B.译码器 C.数据选择器 D.数值比拟器
38. 用3-8译码器设计的组合逻辑函数变量最大数为〔 B 〕
A.2 B.3 C.4 D.5
39. 用8选1数据选择器可设计的组合逻辑函数变量最大数为〔 C 〕
A.2 B.3 C.4 D.5
40. 用4片74148可扩展成的编码器是〔 D 〕
A.8线-3线 B.16线-4线 C.24线-5线 D.32线-5线
41. 用4片74138可扩展成的译码器是〔 D 〕
A.3线-8线 B.4线-16线 C.5线-24线 D.5线-32线
42. 编码电路和译码电路中，〔 A
〕电路的输出是二进制代码。
A. 编码 B. 译码 C. 编码和译码
43. 〔 B 〕是构成组合逻辑电路的根本单元。
A. 触发器 B. 门电路 C. 门电路和触发器
44. 以下说法错误的选项是〔 C 〕。
A. 74HC148的输入和输出均以低电平作为有效信号。
B. 74HC138的输出以低电平作为有效信号。 C. 7448的输出以低电平为有效信号。45. 对于3位二进制译码器，其相应的输出端共有〔 B 〕个。
A. 3 B. 8 C. 6 D. 10
47. 两个1位二进制数A和B相比拟，可以用〔 A 〕作为A > B的输出信号Y〔A>B〕。
3 / 14
〕
A. AB B. AB C. AB D. (AB)
48. 两个1位二进制数A和B相比拟，可以用〔 B 〕作为A < B的输出信号Y〔A 49. 两个1位二进制数A和B相比拟，可以用〔 D 〕作为A = B的输出信号Y〔A=B〕。 A. AB B. AB C. AB D. (AB) 50. 一个4选1数据选择器的地址端有〔 D 〕个。 A. 8 B. 1 C. 3 D. 2 的低电平输出信号表示〔 A 〕51. 在8线－3线优先编码器74HC148中，扩展端YEX。 A. “电路工作，但无编码输入〞 B. “电路工作，而且有编码输入〞 52．8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出Y2•Y1•Y0的值是〔C 〕。 A．111 B. 010 C. 000 D. 101 54．74LS138译码器的输入三个使能端〔E1=1， E2A=E2B=0〕时，地址码A2A1A0=011，那么输出 Y7 ～Y0是( C ) 。 A. 11111101B. 10111111C. 11110111D. 11111111 56、半加器和的输出端与输入端的逻辑关系是 〔D 〕 A、 与非 B、或非 C、 与或非 D、异或 57、 TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，假设输入为 A 2 A 1 A 0 =101 时，输出： 为〔B 〕。 A . 00100000 B. 11011111 C.11110111 D. 00000100 58、属于组合逻辑电路的部件是〔A 〕。 A、编码器 B、存放器 C、触发器 D、计数器 59．以下错误的选项是〔B〕 a．数字比拟器可以比拟数字大小 b．实现两个一位二进制数相加的电路叫全加器 c．实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d．编码器可分为普通全加器和优先编码器 二、判断题〔正确打√，错误的打×〕 1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。〔× 〕 4 / 14 2.编码与译码是互逆的过程。〔√ 〕 3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。〔√ 〕 4.液晶显示器的优点是功耗极小、工作电压低。〔√ 〕 5.液晶显示器可以在完全黑暗的工作环境中使用。〔× 〕 6.半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。〔√ 〕 7.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。〔√〕 8.数据选择器和数据分配器的功能正好相反，互为逆过程。〔√ 〕 9.用数据选择器可实现时序逻辑电路。〔× 〕 10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。〔× 〕 11．八路数据分配器的地址输入〔选择控制〕端有8个。〔× 〕 12．优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. 〔× 〕 13．译码器哪个输出信号有效取决于译码器的地址输入信号〔√〕 14．组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关，，还与电路原来的状态有关。〔×〕 15．存放器、编码器、译存器、加法器都是组合电路逻辑部件。〔× 〕 三、填空题 1．半导体数码显示器的部接法有两种形式：共 阴 接法和共 阳 接法。 2．对于共阳接法的发光二极管数码显示器，应采用 低 电平驱动的七段显示译码器。 3．消除竟争冒险的方法有修改逻辑设计 、 滤波电容 、 参加选通电路 4.优先编码器74LS148输入为 — ，输出为 、 、 。当使能输入 ， ,时，输出 应为____001_________。 5、 4线－１０线译码器有 4个输入端， 10 个输出端， 6个不用的状态。 6、 组合电路与时序电路的主要区别： 7、74LS138是3线—8线译码器，译码为输出低电平有效，假设输入为A2A1A0=110时，输出 Y7Y6Y5Y4Y3Y2Y1Y0应为10111111 。 8、驱动共阳极七段数码管的译码器的输出电平为 低 有效。 四、设计与分析题 1、用四输入数据选择器实现函数〔此题目只作为了解，不需掌握〕 解：用代数法求。根据逻辑表达式，其有四个输入变量A、B、C、D，而四选一数据选择器只需两位地址代码和，假设选A和B作为选择器的地址输入，A =、B =,余下的项可选作数据输入用。 5 / 14 于是将表达式进展变换，变化成每项都含有A和B原变量和反变量组成的表达式。 由此可知：D0=0 D1=D D2= D3=1 根据得到的表达式可画出逻辑图 2、用八选一数据选择器T576实现函数F。 解：由于八选一数据选择器的地址输入〔通道选择〕信号有：A2 A1 A0三个。 因此将ABC三个变量做地址输入信号，而D作为数据输入。因而实现函数F的关键是根据函数式确定数据输入D0 ～D7 求数据输入D0～D7可以采用代数法也可采用卡诺图来求 此题采用卡诺图法来求： 1．首先分别画出函数和选择器的卡诺图如图5〔a〕、〔b〕。 图〔b〕为取A、B、C作地址选择画出的选择器卡诺图，当ABC由000～111变化，其相应的输出数据为D0～D7，因此反映在卡诺图上相应的方格分别填入D0～D7，其余的一个变量D可组成余函数。 对照图5〔a〕和〔b〕可确定D0～D7，其方法是： 图〔b〕中Di对应于图〔a〕中的方格全为1，那么此Di= 1；反之，假设方格全为0，那么Di= 0。 6 / 14 图〔b〕中Di对应于图〔a〕中的方格有0也有1，那么Di应为1格对应的输入变量的积之和〔此积之和式中只能含余下变量D〕。 由此得Di为 D0=0 D1=1 D2=1 D3=0 D4=1 D5=1 D6=0 D7=1 其逻辑图如图6 所示。 3、用四选一数据选择器及门电路实现一位二进制全减运算。 Si= 4、如下图为由八选一数据选择器实现的函数F。 〔1〕试写出F的表达式。 〔2〕用3-8译码器74LS138及与非门实现函数F。 解:(1) (2) F(ABCD)=m(0,1,2,3,5,7,8,10) 7 / 14 5.写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。 〔7分〕 6.用8选1数据选择器74HC151产生逻辑函数Z＝A C′ D＋A′ B′ C D＋BC＋BC′ D′(7分) 7.用译码器74LS138实现逻辑函数F(A,B,C)＝ m(1,2,3,5,6) (7分) 9.试设计一个监视交通信号灯工作状态，逻辑电路正常工作时，任何时刻必须有一盏灯亮，而其它点亮状态时，电路发生故障，这时要求能发出故障信号,要求采用四选一数据选择器74153来实现〔信号灯为红R、黄A、绿G〕(7分) 10.设输入变量A、B、C、D，输出为F。当A、B、C、D有三个或三个以上为1时，输出为1，输入为其它状态时，输出为0。试用与非门设计四变量的多数表决电路。(7分) 11. 设8421BCD码对应的十进制数为X，当 X ≤2,或≥7时电路输出F为高电平, 否那么为低电平。试设计该电路，并用与非门实现之。〔1〕列出真值表； 〔2〕试写出输出信号的逻辑表达式； 〔3〕画出逻辑电路图。〔7分〕 12. 试用8选1数据选择器74LS151产生逻辑函数Y=AB+BC+AC，写出分析过程，画出逻辑电路图。〔7分〕 8 / 14 13. 分析组合逻辑电路功能〔图中门电路为与非门〕。(7分) 〔1〕输出逻辑函数式； 〔2〕真值表； 〔3〕功能判断。 14. 设计一个判断输入的3位代码能否被3整除的电路，用译码器74138实现，可适当加门电路。(7分) 〔1〕逻辑抽象及真值表； 〔2〕逻辑函数式； 〔3〕形式变换。 〔4〕逻辑电路图。 15. 设计一个3人表决电路，A具有一票否决权，用2输入端四或非门7402实现。(7分) 〔1〕逻辑抽象及真值表； 〔2〕逻辑函数式； 〔3〕形式变换。 〔4〕逻辑电路图。 16. 设计一个判断输入的4位代码能否被3整除的电路，用译码器74151实现。(7分) 〔1〕逻辑抽象及真值表； 〔2〕逻辑函数式； 〔3〕形式变换。 〔4〕逻辑电路图。 17. 分析以下图电路，写出输出Z的逻辑函数式。74HC151为8选1数据选择器，输出的逻辑 A1A0)D1(A2A1A0)D2(A2A1A0)D3(A2A1A0)D4(A2A1A0) 函数式为YD0(A2A0)D6(A2A1A0)D7(A2A1A0)。 D5(A2A1 18. 试画出用3线－8线译码器74HC138和门电路产生如下多输出逻辑函数的逻辑图。 9 / 14 Y1AC Y2BCABC 19. 试用4选1数据选择器74HC153产生逻辑函数YABCACBC。 20. 试用8选1数据选择器74HC151产生逻辑函数YACABCABC。 21．试用3线—8线译码器74LS138和门电路实现以下函数。〔8分〕 Z〔A、B、C〕=AB+AC A2 A1 A0 Y0 Y1 Y2 74LS138 Y3 Y4 STA Y5 STB Y6 STC Y7 10 / 14 解：Z〔A、B、C〕=AB+ AC=AB(C+C)+AC〔B+B〕 A B C “1” A2 A1 A0 Y0 Y1 Y2 74LS138 Y3 Y4 STA Y5 STB Y6 STC Y7 =ABC+ABC+ABC+ABC = m1+ m3+ m6+ m7 =m 1•m 3•m 6•m 7 & Z 22、用如下图的8选1数据选择器74LS151实现以下函数。〔8分〕 Y〔A,B,C,D〕=Σm(1,5,6,7,9,11,12,13,14) 解： 23．有一水箱，由大、小两台水泵ML和MS供水，如下图。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用74LS138加上适当的逻辑门电路控制两台水泵的运行。 11 / 14 74LS138的逻辑功能表 输 入 S1 0 X 1 1 1 1 1 1 1 1 输 出 S2S3 X 1 0 0 0 0 0 0 0 0 A2 A1 A0 X X X X X X 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y0Y1Y2Y3Y4Y5Y6Y7 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1． 解：〔1〕输入A、B、C按题中设定，并设输出 ML＝1时，开小水泵 ML＝0时，关小水泵 MS＝1时，开大水泵 MS＝1时，关大水泵； 〔2〕根据题意列出真值表： A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 ML 0 0 × 1 × × × 1 MS 0 1 × 0 × × × 1 〔3〕由真值表化简整理得到： MLBABCABCABCABC 12 / 14 MLm2m3m6m7m2•m3•m6•m7 MSABCABCABCABCABCABC MSm1m4m5m6m7m1•m4•m5•m6•m7 〔4〕令A=A,B=B,C=C，画出电路图： 〔1〕“0101〞“1111〞“1111〞 〔2〕“0110〞时复位 24．分析如下74LS153数据选择器构成电路的输出逻辑函数式。〔4分〕 解：FABABA A B F A1 Y A0 D0 D1 D2 D 3 25．试用图示3线－8线译码器74LS138和必要的门电路产生如下多输出逻辑函数。 13 / 14 要求：〔1〕写出表达式的转换过程〔6分〕；〔2〕在给定的逻辑符号图上完成最终电路图。〔6分〕 Y1ACBCY2ABCABCBC Y3BCABC 解： Y1 Y2 Y3 m3•m5•m7m1•m3•m4•m7m0•m4•m514 / 14 因篇幅问题不能全部显示，请点此查看更多更全内容